자료제공: 전자정보센터
Ⅰ. 기술 개요
1. 품목의 정의
ㅇ Varistor는 소자에 인가되는 전압에 따라서 저항값이 변화하는 특성을 가지는 소자로, Voltage dependance variable resistor라는 의미를 가짐. 회로상에서 바리스터는 항복 전압 이하의 전압 인가 상태에서 절연체로 존재하고, 또한 자체 유전율에 의한 기생 capacitance에 의해서 C특성 소자로 분류되고, 이상 전압이 항복 전압 이상으로 발생하였을 때만 전도체로 동작하는 특성을 가지는 소자임.
- 이상 전압 인가시 바리스터의 저항값이 낮아지면서 바리스터 양단에 Clamping 전압을 통과시켜 회로에 인가되는 전압을 감소시키고, 오작동과 고장을 방지하는데, 발전소 등에서 사용되는 대용량 Varistor와 가전 부문에 적용되고 있는 Disk Varistor, mobile 제품에 사용되는 Chip Varistor 등이 있음.
- Mobile 기기의 경우 인체에서 발생되어 전자 제품으로 인가되는 정전기는 제품 내부의 IC 회로에 영향을 주어 제품 오작동의 원인이 되고, 전자 제 품의 품질과 수명을 저하시킴. 현재 생산되고 있는 칩 바리스터(Chip Varistor)는 휴대폰, 캠코더, 디지털 카메라, Notebook PC 등 거의 모든 전자/통신 제품에 정전기 방지 부품으로 널리 쓰이고 있음.
2. 품목의 분류
3. 생산 업체
ㅇ 국내 업체: 아모텍, 이노칩, 래트론, 쎄라텍,
ㅇ 해외 업체(국가): CMD(미국), SemTech(미국), AVX-Kyocera(일본), TDK(일본), Murata(일본), Taiyo Yuden(일본)
4. 기본 기술
ㅇ 기술 동향
- 고기능화, 소형화 추세의 휴대폰은 PCB 공간의 효율적인 활용을 위해 동일한 특성의 소형 제품을 요구하고 있고, 여러 개의 소자를 집적시킨 Array 형태의 제품이 요구되고 있음. 이러한 소형화로 단품의 크기를 줄이는 노력을 지속적으로 진행하고 있고, 기존 크기에서 구현되던 특성이 조성 및 공정 개선을 통해서 작은 크기에서도 구현이 가능하게 되었으며, TDK에서 2004년부터 0603(mm)크기의 제품을 본격적으로 개발 생산중임. 집적도를 높이려는 노력은 한국, 미국, 유럽에서 적극적으로 진행하고 있으며, 0402(inch) 4개를 집적한 0805(inch)크기 Array 제품을 상용화하여 그 수요가 증가하고 있음. 현재 0201(inch)크기의 단품을 8개 집적시킨 0805(inch) Array 제품이 시장에 진입중임.
- 바리스터 소자는 사용되는 원재료의 물성적인 한계에 의해서 환경적인 장기 신뢰성을 확보하기에 어려움을 가지고 있음. 이에 각국의 바리스터 생산 업체는 외부 환경으로부터 바리스터 소자를 보호할 수 있는 외부 코팅 기술을 개발해 왔으며, 현재 각각 특징적인 코팅 기술을 완성해가는 단계로 보임. 현재 코팅 기술은 Sol-Gel Process와 Glass Nano 입자 코팅, 폴리머 코팅 등이 활용되고 있음.
- 전자 제품에 환경 규제가 강제 시행될 시기가 가까워지면서 Set 업체들의 Pb- Free 시스템 도입이 활발히 진행되고 있음.
- 전압이 일정한 값을 넘어서면 저항이 크게 떨어지게 함으로써 정전기 및 서지 전압을 흡수하여 전자 회로나 집적 회로를 보호, 그 자신에게 인가되는 전압이 어떤 특정값(항복 전압)에 도달하기 전까지는 절연체로 존재하다가 항복 전압에 이르면 갑자기 도체로 변화하는 특성을 지님. 이같은 성질을 이용하여 유도뇌서지, 개폐서지, 유도성 부하서지 등의 각종 과도 이상 전압으로부터 전자 기기의 반도체 소자나, 회로 시스템을 보호하는 서지 흡수 소자로서, 그리고 낙뢰로부터 전력 설비를 안전하게 보호하기 위한 전력용 피뢰기의 핵심 소자로서 전기 전자 산업에 걸쳐 광범위하게 응용되고 있음.
ㅇ 바리스터는 Variable Resistor의 약자로, 저항의 변화가 비직선적으로 일어나는 현상을 이용하여 급격한 전류 증가가 발생할 경우 이를 자체적으로 흡수하는 대표적인 회로 보호용 소자임. 즉, 어떤 임계 전압(바리스터 전압)을 넘으면 그 이하에서는 저항이 매우 높고, 거의 전류가 흐르지 않으나, 그 임계 전압을 넘으면 급격히 저항이 낮아져 전류가 흐르게 하는 소자임. 바리스터는 보통 ZnO에 Bi, Co, Mn, Ni, Sb 등과 같은 금속 산화물을 첨가하여 만들며, 소결된 ZnO 다결정 산화물의 저항은 우수한 전압 의존 특성을 나타내며, 이러한 현상을 이용한 소자임.
ㅇ 각종 휴대 정보 기기에 탑재돼 기기 내외부에서 발생하는 정전기(ESD) 충격으로부터 회로를 보호하고, 배터리 사용 시간을 늘려주는 기능을 하는 부품으로 휴대폰에는 칩 바리스터가 15~30개가 장착된다. 바리스터의 종류에는 칩형과 디스크형이 있으며, 칩형에는 단일 칩형과 Array형으로 구분됨. 그림 2는 칩 바리스터를 보여줌.
ㅇ 칩 바리스터의 제조 공정 순서는 그림 3과 같음.
ㅇ 바리스터는 세라믹, 내부 전극 재료와 외부 전극 재료로 구성되며, 세라믹재료는 결정 입계 혹은 전극 소결 계면을 이용한 ZnO, SiC, BaTiO3, SrTiO3, TiO2, Fe2O3 등의 소재로 구성됨. 내부 전극 재료는 Ag-Pd 재료, 외부 전극 재료는 Ag 재료가 사용됨. 세라믹 재료별 전압 취득 범위는 다음의 표 2와 같음.
Ⅱ. 경쟁국과의 기술 수준 제고 방안
ㅇ 이동 통신 기기의 급속한 발전과 다양한 기능의 탑재로 ESD/EMI 등의 정전기 및 노이즈에 대한 대책이 강력히 요구되고 있고, LCD 모니터, PDP TV 등의 기술 진전으로 상용화가 확대되고 있어 ESD 수가가 증가세에 있음.
ㅇ 이러한 요구에 부응하여 바리스터의 수요가 급격히 증가하고 있는 추세이나, 대체가능한 TVS Diode 등의 기술 개발로 시장을 확장하고 있어 바리스터 시장이 다소 위축되고 있는 실정임.
ㅇ 일본의 선진 기술을 바탕으로 한 고신뢰성과 대만 중국의 가격 경쟁 속에서 한국 내 생산 업체의 경쟁력 확보가 어려운 상황임.
ㅇ 원천 기술에 대한 적극적인 투자가 정부 기관 및 대학, 산업계간 연계 시스템 구축하에 장기적으로 추진될 때에만 지속적인 경쟁력을 확보할 수 있을 것으로 판단됨.
1. 기술 수준 제고 방안
1) 현재 가장 중요한 기술 격차 및 향후 전망
ㅇ 소형화 : 선진국과 1년 차이가 나며, 현재 국내 업체의 개발 속도 로 진행되면 6개월 차이로 좁혀질 전망
ㅇ 집적화 : 선진국과 6개월 차이가 나며, 2년 후면 1년 정도의 기술 격차를 보일 전망
ㅇ 복합화 : 현재 2년 차이가 나며, 2년 후에는 1년 이내의 기술 격차를 보일 전망
ㅇ 외부 코팅 : 현재 2년 차이가 나며, 2년 후에는 1년 이내의 기술 격차를 보일 전망
ㅇ Pb-Free : 2005년 상반기까지 완성되어야 하는 기술. 향후 시판에 필수적인 기술로서, 반드시 극복되어야 하고, 현재 1년 정도의 기술 격차를 보이고 있음.
2) 기술 격차 극복 방안
ㅇ 기업 차원
- Pb 등 대체 핵심 원자재 국산화
- 회로 기술 등 핵심 기술 연구 인력 보강
ㅇ 대정부 건의 사항
- 핵심 원자재에 대한 수입 관세 인하
- 핵심 기술 개발 연구 자금 정부 지원
- 산학연 연계 핵심 기술 연구 지원
Ⅲ. 관련 특허 분석
1. 주요 특허
2. 분쟁 예상 특허 분석
ㅇ 종래부터 적층 세라믹 콘덴서의 용량을 증가시키려고 세라믹층의 두께를 얇게 하는 일이 시도되고 있었음. 여기서 세라믹층의 두께를 얇게 하기 위해서는 세라믹 생시이트를 얇게 할 필요가 있음. 그러나 세라믹 생시이트가 얇아지면 그 자체의 기계적 강도가 저하되어 버림. 이 때문에 세라믹 생시이트의 두께가 20미크론 정도 이하가 되면 이미 세라믹 생시이트 단독으로서는 취급할 수가 없어 박층화에 한계가 있고, 세라믹 생시이트 표면에 전극 잉크가 인쇄되는 경우 세라믹 생시이트가 전극 잉크에 의하여 팽윤(膨潤)도가 용해되기 때문에 특히 세라믹 생시이트가 얇아질수록 단락을 발생하기 쉬움.
ㅇ 그림 4는 마쯔시타가 출원한 특허(대한민국특허 60377)로서, 적층 세라믹 전자 부품의 제조 방법은 지지체상에 형성된 전극 매립 세라믹 생시이트를 상기 지지체로부터 박리하는 일없이 다른 세라믹 생시이트 또는 다른 전극 위에 압착시킨 후 상기 지지체만을 박리하고, 상기 전극 매립 세라믹 생시이트를 상기 다른 세라믹 생시이트 또는 전극 상에 전사하는 것을 특징으로 함.
ㅇ 일반적으로 적층 세라믹 전자 부품, 즉 생산물의 소결 특성은 소결 과정에 있어서 내부 전극 재료의 소결 특성에 의해 크게 영향을 받음. 그 결과, 세라믹 소자에 대한 내부 전극 재료의 비율이 증가하는 경우 소결 과정에서 디래미내이션(delamination)과 크랙(crack)의 발생률이 증가하고, 따라서 제품의 불량률이 증가하고, 신뢰성이 저하됨. 또한 이런 적층 세라믹 전자 부품은 열충격을 받는 경우에 크랙이 발생하기가 쉽다는 문제점을 지님. 그림 5는 일본 무라타세이사쿠쇼에서 출원한 특허(대한민국특허 271910)로서, 내부 전극의 적층 개수가 증가되고 세라믹 층의 두께가 감소되는 경우에도 소결 과정 중에 디래미내이션 또는 크랙이 발생하는 것을 억제할 수 있으며, 내열충격성이 우수한 신뢰성 높은 적층 세라믹 전자 부품을 제공하는 특허를 공개하였음.
문의: 전자정보센터 박희재 실장
TEL: 031-610-4142
E-mail: parkhj@keti.re.kr
http://www.eic.re.kr
Ⅰ. 기술 개요
1. 품목의 정의
ㅇ Varistor는 소자에 인가되는 전압에 따라서 저항값이 변화하는 특성을 가지는 소자로, Voltage dependance variable resistor라는 의미를 가짐. 회로상에서 바리스터는 항복 전압 이하의 전압 인가 상태에서 절연체로 존재하고, 또한 자체 유전율에 의한 기생 capacitance에 의해서 C특성 소자로 분류되고, 이상 전압이 항복 전압 이상으로 발생하였을 때만 전도체로 동작하는 특성을 가지는 소자임.
- 이상 전압 인가시 바리스터의 저항값이 낮아지면서 바리스터 양단에 Clamping 전압을 통과시켜 회로에 인가되는 전압을 감소시키고, 오작동과 고장을 방지하는데, 발전소 등에서 사용되는 대용량 Varistor와 가전 부문에 적용되고 있는 Disk Varistor, mobile 제품에 사용되는 Chip Varistor 등이 있음.
- Mobile 기기의 경우 인체에서 발생되어 전자 제품으로 인가되는 정전기는 제품 내부의 IC 회로에 영향을 주어 제품 오작동의 원인이 되고, 전자 제 품의 품질과 수명을 저하시킴. 현재 생산되고 있는 칩 바리스터(Chip Varistor)는 휴대폰, 캠코더, 디지털 카메라, Notebook PC 등 거의 모든 전자/통신 제품에 정전기 방지 부품으로 널리 쓰이고 있음.
2. 품목의 분류
3. 생산 업체
ㅇ 국내 업체: 아모텍, 이노칩, 래트론, 쎄라텍,
ㅇ 해외 업체(국가): CMD(미국), SemTech(미국), AVX-Kyocera(일본), TDK(일본), Murata(일본), Taiyo Yuden(일본)
4. 기본 기술
ㅇ 기술 동향
- 고기능화, 소형화 추세의 휴대폰은 PCB 공간의 효율적인 활용을 위해 동일한 특성의 소형 제품을 요구하고 있고, 여러 개의 소자를 집적시킨 Array 형태의 제품이 요구되고 있음. 이러한 소형화로 단품의 크기를 줄이는 노력을 지속적으로 진행하고 있고, 기존 크기에서 구현되던 특성이 조성 및 공정 개선을 통해서 작은 크기에서도 구현이 가능하게 되었으며, TDK에서 2004년부터 0603(mm)크기의 제품을 본격적으로 개발 생산중임. 집적도를 높이려는 노력은 한국, 미국, 유럽에서 적극적으로 진행하고 있으며, 0402(inch) 4개를 집적한 0805(inch)크기 Array 제품을 상용화하여 그 수요가 증가하고 있음. 현재 0201(inch)크기의 단품을 8개 집적시킨 0805(inch) Array 제품이 시장에 진입중임.
- 바리스터 소자는 사용되는 원재료의 물성적인 한계에 의해서 환경적인 장기 신뢰성을 확보하기에 어려움을 가지고 있음. 이에 각국의 바리스터 생산 업체는 외부 환경으로부터 바리스터 소자를 보호할 수 있는 외부 코팅 기술을 개발해 왔으며, 현재 각각 특징적인 코팅 기술을 완성해가는 단계로 보임. 현재 코팅 기술은 Sol-Gel Process와 Glass Nano 입자 코팅, 폴리머 코팅 등이 활용되고 있음.
- 전자 제품에 환경 규제가 강제 시행될 시기가 가까워지면서 Set 업체들의 Pb- Free 시스템 도입이 활발히 진행되고 있음.
- 전압이 일정한 값을 넘어서면 저항이 크게 떨어지게 함으로써 정전기 및 서지 전압을 흡수하여 전자 회로나 집적 회로를 보호, 그 자신에게 인가되는 전압이 어떤 특정값(항복 전압)에 도달하기 전까지는 절연체로 존재하다가 항복 전압에 이르면 갑자기 도체로 변화하는 특성을 지님. 이같은 성질을 이용하여 유도뇌서지, 개폐서지, 유도성 부하서지 등의 각종 과도 이상 전압으로부터 전자 기기의 반도체 소자나, 회로 시스템을 보호하는 서지 흡수 소자로서, 그리고 낙뢰로부터 전력 설비를 안전하게 보호하기 위한 전력용 피뢰기의 핵심 소자로서 전기 전자 산업에 걸쳐 광범위하게 응용되고 있음.
ㅇ 바리스터는 Variable Resistor의 약자로, 저항의 변화가 비직선적으로 일어나는 현상을 이용하여 급격한 전류 증가가 발생할 경우 이를 자체적으로 흡수하는 대표적인 회로 보호용 소자임. 즉, 어떤 임계 전압(바리스터 전압)을 넘으면 그 이하에서는 저항이 매우 높고, 거의 전류가 흐르지 않으나, 그 임계 전압을 넘으면 급격히 저항이 낮아져 전류가 흐르게 하는 소자임. 바리스터는 보통 ZnO에 Bi, Co, Mn, Ni, Sb 등과 같은 금속 산화물을 첨가하여 만들며, 소결된 ZnO 다결정 산화물의 저항은 우수한 전압 의존 특성을 나타내며, 이러한 현상을 이용한 소자임.
ㅇ 각종 휴대 정보 기기에 탑재돼 기기 내외부에서 발생하는 정전기(ESD) 충격으로부터 회로를 보호하고, 배터리 사용 시간을 늘려주는 기능을 하는 부품으로 휴대폰에는 칩 바리스터가 15~30개가 장착된다. 바리스터의 종류에는 칩형과 디스크형이 있으며, 칩형에는 단일 칩형과 Array형으로 구분됨. 그림 2는 칩 바리스터를 보여줌.
ㅇ 칩 바리스터의 제조 공정 순서는 그림 3과 같음.
ㅇ 바리스터는 세라믹, 내부 전극 재료와 외부 전극 재료로 구성되며, 세라믹재료는 결정 입계 혹은 전극 소결 계면을 이용한 ZnO, SiC, BaTiO3, SrTiO3, TiO2, Fe2O3 등의 소재로 구성됨. 내부 전극 재료는 Ag-Pd 재료, 외부 전극 재료는 Ag 재료가 사용됨. 세라믹 재료별 전압 취득 범위는 다음의 표 2와 같음.
Ⅱ. 경쟁국과의 기술 수준 제고 방안
ㅇ 이동 통신 기기의 급속한 발전과 다양한 기능의 탑재로 ESD/EMI 등의 정전기 및 노이즈에 대한 대책이 강력히 요구되고 있고, LCD 모니터, PDP TV 등의 기술 진전으로 상용화가 확대되고 있어 ESD 수가가 증가세에 있음.
ㅇ 이러한 요구에 부응하여 바리스터의 수요가 급격히 증가하고 있는 추세이나, 대체가능한 TVS Diode 등의 기술 개발로 시장을 확장하고 있어 바리스터 시장이 다소 위축되고 있는 실정임.
ㅇ 일본의 선진 기술을 바탕으로 한 고신뢰성과 대만 중국의 가격 경쟁 속에서 한국 내 생산 업체의 경쟁력 확보가 어려운 상황임.
ㅇ 원천 기술에 대한 적극적인 투자가 정부 기관 및 대학, 산업계간 연계 시스템 구축하에 장기적으로 추진될 때에만 지속적인 경쟁력을 확보할 수 있을 것으로 판단됨.
1. 기술 수준 제고 방안
1) 현재 가장 중요한 기술 격차 및 향후 전망
ㅇ 소형화 : 선진국과 1년 차이가 나며, 현재 국내 업체의 개발 속도 로 진행되면 6개월 차이로 좁혀질 전망
ㅇ 집적화 : 선진국과 6개월 차이가 나며, 2년 후면 1년 정도의 기술 격차를 보일 전망
ㅇ 복합화 : 현재 2년 차이가 나며, 2년 후에는 1년 이내의 기술 격차를 보일 전망
ㅇ 외부 코팅 : 현재 2년 차이가 나며, 2년 후에는 1년 이내의 기술 격차를 보일 전망
ㅇ Pb-Free : 2005년 상반기까지 완성되어야 하는 기술. 향후 시판에 필수적인 기술로서, 반드시 극복되어야 하고, 현재 1년 정도의 기술 격차를 보이고 있음.
2) 기술 격차 극복 방안
ㅇ 기업 차원
- Pb 등 대체 핵심 원자재 국산화
- 회로 기술 등 핵심 기술 연구 인력 보강
ㅇ 대정부 건의 사항
- 핵심 원자재에 대한 수입 관세 인하
- 핵심 기술 개발 연구 자금 정부 지원
- 산학연 연계 핵심 기술 연구 지원
Ⅲ. 관련 특허 분석
1. 주요 특허
2. 분쟁 예상 특허 분석
ㅇ 종래부터 적층 세라믹 콘덴서의 용량을 증가시키려고 세라믹층의 두께를 얇게 하는 일이 시도되고 있었음. 여기서 세라믹층의 두께를 얇게 하기 위해서는 세라믹 생시이트를 얇게 할 필요가 있음. 그러나 세라믹 생시이트가 얇아지면 그 자체의 기계적 강도가 저하되어 버림. 이 때문에 세라믹 생시이트의 두께가 20미크론 정도 이하가 되면 이미 세라믹 생시이트 단독으로서는 취급할 수가 없어 박층화에 한계가 있고, 세라믹 생시이트 표면에 전극 잉크가 인쇄되는 경우 세라믹 생시이트가 전극 잉크에 의하여 팽윤(膨潤)도가 용해되기 때문에 특히 세라믹 생시이트가 얇아질수록 단락을 발생하기 쉬움.
ㅇ 그림 4는 마쯔시타가 출원한 특허(대한민국특허 60377)로서, 적층 세라믹 전자 부품의 제조 방법은 지지체상에 형성된 전극 매립 세라믹 생시이트를 상기 지지체로부터 박리하는 일없이 다른 세라믹 생시이트 또는 다른 전극 위에 압착시킨 후 상기 지지체만을 박리하고, 상기 전극 매립 세라믹 생시이트를 상기 다른 세라믹 생시이트 또는 전극 상에 전사하는 것을 특징으로 함.
ㅇ 일반적으로 적층 세라믹 전자 부품, 즉 생산물의 소결 특성은 소결 과정에 있어서 내부 전극 재료의 소결 특성에 의해 크게 영향을 받음. 그 결과, 세라믹 소자에 대한 내부 전극 재료의 비율이 증가하는 경우 소결 과정에서 디래미내이션(delamination)과 크랙(crack)의 발생률이 증가하고, 따라서 제품의 불량률이 증가하고, 신뢰성이 저하됨. 또한 이런 적층 세라믹 전자 부품은 열충격을 받는 경우에 크랙이 발생하기가 쉽다는 문제점을 지님. 그림 5는 일본 무라타세이사쿠쇼에서 출원한 특허(대한민국특허 271910)로서, 내부 전극의 적층 개수가 증가되고 세라믹 층의 두께가 감소되는 경우에도 소결 과정 중에 디래미내이션 또는 크랙이 발생하는 것을 억제할 수 있으며, 내열충격성이 우수한 신뢰성 높은 적층 세라믹 전자 부품을 제공하는 특허를 공개하였음.
문의: 전자정보센터 박희재 실장
TEL: 031-610-4142
E-mail: parkhj@keti.re.kr
http://www.eic.re.kr
다음검색