댓글 리스트
-
답댓글 작성자 어렵다어려워 작성자 본인 여부 작성자 작성시간17.12.12 도요새 그럼 wire [7:0] score_in 이렇게 선언해주면되는건가요? component에선 wire로 선언해주고
port(
clk : in std_logic;
ran_in : in std_logic_vector (3 downto 0);
ran_in1 : in std_logic_vector (3 downto 0);
ran_in2 : in std_logic_vector (3 downto 0);
ran_in3 : in std_logic_vector (3 downto 0);
key_in : in std_logic_vector (3 downto 0);
RSTB: in STD_LOGIC;
Temp: out std_logic;
score_in : out integer range 0 to 99
);
이렇게 포트안에서는 그냥 output [7:0] score_in; 으로 선언해주면되는건가요?