기초 논리회로 (AND 게이트 / NAND 게이트)
【 이론 】
AND 게이트의 출력상태가 High Level이 되기 위해서는 모든 입력상태가 High Level이 되어야 한다. 그림 13-5는 AND 게이트와 진리표를 나타낸다.
반면 NAND 게이트는 모든 입력이 동시에 High이면 출력은 Low가 된다. 그 외의 경우는 출력이 전부 High가 된다. 그림 13-6은 NAND 게이트와 진리표를 보여준다.
다음검색