초저온 ALD(Atomic Layer Deposition) 실리콘 산화막 증착 기술
자료 제공 : ㈜ 무 한
조 병 하
일반적으로 SiO2 박막은 실리콘과 가장 좋은 계면을 가지고 있고, 우수한 절연 성질이 있기 때문에 반도체에서 가장 많이 사용되어지는 박막 중 하나이다. 실리콘 산화막을 증착시키기 위한 기존 방법으로는 1000℃ 이상의 조건에서 실리콘을 산화 시켜서 만드는 Oxidation법과 CVD(Chemical Vapor Deposition), LPCVD(Low Pressure CVD), PECVD(Plasma Enhanced CVD) 등으로 나눌 수 있다.
실리콘을 산화 시켜서 만드는 Oxidation의 경우는 증착 온도가 매우 높아서 계면에서 확산이 일어나게 되고 이러한 확산이 소자의 전기적 성질을 열화 시킨다. 반면에, CVD, LPCVD, PECVD 등과 같은 방법은 비교적 낮은 온도에서도 우수한 필름의 특성을 얻을 수 있다. 그러나, 반도체 소자가 고 집적화 됨에 따라 반도체 소자를 구성하는 요소들 간의 단차가 커지고 그 결과 기존의 통상적인 CVD, LPCVD, PECVD 등의 방법으로는 한계에 이르게 되었다. 또한, 실리콘 기판상에 형성되는 실리콘 산화막의 두께가 패턴 로딩 효과(Patten Loading Effect)에 의해 기판상의 패턴 밀도가 달라지는 문제가 발생하게 된다.
이러한 문제를 충족시키기 위한 방법으로 원자층 형성 증착 방법(Atomic Layer Deposition, ALD)을 사용하여 실리콘 산화막을 증착 시키는 기술이 개발되어졌다.
초기의 ALD 공정을 이용한 실리콘 산화막은 SiCl4과 H2O의 반응으로 이루어졌고 다음의 반응 메커니즘을 가지고 있다.
(1) Si-OH* + SiCl4 → SiO-Si-Cl3* + HCl (SiCl4 half reaction)
(2) Si-Cl* +H2O → Si-OH* +HCl (H2O half reaction)
제 (1) 반응은 SiCl4 소스가 공급되어짐에 따라 표면의 수산화기와 반응하여 HCl 부산물이 발생하고, -SiCl3가 흡착되게 된다. SiCl4와 수산화기의 반응이 포화(Saturation)를 이루면, 과잉의 SiCl4는 더 이상 반응을 하지 않고(Self-limiting reaction ; 자기 제한적 반응), 표면에 SiCl3 화학종(Functional Group)이 존재하게 된다.
제 (1) 반응이 이루어진 후, 제 (2)반응 단계에서는 H2O 소스의 공급으로 SiCl3 표면 화화종과 반응하여 HCl 부산물이 발생하고, 수산화(-OH)기가 흡착되게 된다. H2O 와 SiCl3 표면 화학종과의 반응이 Saturation 되면, 과잉의 H2O는 더 이상 반응을 하지 않게 되고, 표면은 최초의 수산화기(-OH) 상태가 된다.
위의 과정을 반복하게 되면 원자층 형성 공정으로 실리콘 산화막을 얻을 수 있게 된다.
그러나 위의 반응 또한 다소 높은 온도(600K이상)와 긴 반응 시간이 필요하고, 많은 반응 소스가 필요함으로 실제적으로 소자에 적용하기에는 어려움이 많다.
이 후, 위의 방법의 단점을 개선하기 위해서 촉매를 사용하여 저온(200℃ 이하)에서 실리콘 산화막을 증착시킬 수 있는 공정이 개발되었다. (Jason W.Klaus, Colorado Univ., Science Vol.278)
반응물 공급시 촉매와 함께 공급하여 표면 반응의 efficiency를 높이는 공정으로 다음과 같이 나타낼 수 있다.
(3) Si-OH* + SiCl4 → SiO-Si-Cl3* + Py :H+Cl-,
(4) Si-Cl* +H2O → Si-OH* +Py :H+Cl-
위의 반응은 그림 1과 같이 촉매를 사용하여 공정 반응 에너지를 낮추어 필름을 증착하는 방식이다.
그림 1과 같은 반응은 낮은 온도에서 공정 할 수 있는 장점을 가지고 있지만, 증착 속도가 낮고 필름내의 수분으로 인하여 물성 열화를 초래하게 된다. 특히 증착시 SiCl4을 사용하는 경우에는 Si 원자가 기판의 표면의 OH기와 반응하면서 실리콘과 산소와의 단일 결합(single bonding)을 이루고 있으며, 반응에 참여하지 않는 Cl의 입체 장애로 인하여 packing density가 낮아지고, 그 결과 필름의 특성이 매우 열화된다.
따라서, 상기의 SiCl4 대신 HCD(Hexachlorodisilane)로 대체하여 그림 2와 같이 실리콘 산화막의 높은 packing density를 제공함으로써 증착 속도 및 막의 특성을 향상 시킬 수 있다. 또한 후속 공정인 Anneal을 통해 보다 향상된 막의 특성을 얻을 수 있다.
그림3은 HCD를 사용하여 실리콘 산화막을 증착할 수 있는 mechanism으로 보다 자세하게 설명하면 다음과 같다.
먼저 수산화기(OH-)가 흡착되어 있는 표면에 HCD 소스와 촉매를 공급하게되면 촉매는 표면에 흡착되어있는 수산화기를 활성화시킨다. 활성화된 수산화기는 HCD 소스와 반응하여 HCl 부산물이 발생하고, 기판 표면에 Si2Cl4 또는 Si2Cl5가 흡착하게 된다. HCD와 수산화기(OH-)의 반응이 포화되어지면, 더 이상의 반응은 이루어지지 않는 자기 제한적 반응을 하게 된다.
더 이상의 반응이 이루어지지 않으면, 잔류하는 소스와 부산물을 반응기 외부로 Pumping하거나 혹은 불활성 기체를 이용하여 Purge한다.
과잉의 HCD 소스와 부산물이 반응기 외부로 제거되어진 후에, H2O 소스와 촉매를 공급한다. 공급되어진 촉매는 표면에 흡착되어있는 Si2Cl4 또는 Si2Cl5를 활성화 시킨다. 활성화된 표면 흡착물은 H2O 소스와 반응하여 HCl 부산물이 발생되고, 표면에 수산화기(OH-)가 흡착하게 된다. H2O와 활성화된 표면 흡착물과의 반응이 포화되어지면, 더 이상의 반응은 이루어지지 않는다. 더 이상의 반응이 이루어지지 않으면, 잔류하는 소스와 부산물을 반응기 외부로 Pumping하거나 혹은 불활성 기체를 이용하여 Purge한다.
위의 과정을 한 사이클이라 하고, 사이클을 반복하여 박막의 두께를 제어하게 된다.
다음은 상기의 반응(그림3)을 통하여 얻은 기초 물성 및 ALD 특성의 결과이다.
그림4,5에서는 자기 제한적 특징을 나타내는 ALD mode를 linearity와 Saturation 그래프를 통해서 잘 설명해 주고 있다.. 또한 그림 6은 기존의 SiCl4와 HCD와의 온도별 비교 data로써 같은 온도에서 packing density에 의해 HCD source가 SiCl4 source에 비해 1.5배 이상 높은 증착 속도를 나타내는 것을 알 수 있다.
초 저온에서 증착되는 ALD 실리콘 산화막의 특징은 낮은 온도의 문제로 인하여 필름이 매우 porous하여, 후속 공정에서 Anneal을 통하여 dense한 실리콘 산화막을 형성한다. 그림 7은 anneal 전/후, Si source에 따른 박막의 density를 wet etch rate를 통하여 분석한 것이다. Anneal 후의 실리콘 산화막은 고온에서 증착된 박막 이상의 density를 보임으로써 박막의 특성이 향상된 것을 볼 수 있다.
다음 그림 8은 실리콘 산화막의 평탄도를 나타내었다. 기존에 사용되었던 실리콘 산화막과 비교시우수한 특성을 나타내었고, 그림 9는 실리콘 산화막의 불순물 정도를 측정한 AES결과이다. Chlorine 및 Carbon 함유량은 검출되지 않았다.
지금까지는 실리콘 산화막의 기초 분석 및 특성을 살펴 보았다. 다음은 이러한 실리콘 산화막을 소자에 적용한 결과로써 그림10은 Deep Trench Capacitor(A/R =60 : 1)에서 ALD 실리콘 산화막을 증착한 결과이다. 보는 바와 같이 98%이상의 계단 도포성(Step Coverage)을 나타내었다.
그림11은 ALD 특성을 잘 나타내어 주는 Patten Loading Effect에 대한 결과이다. 기존의 CVD 또는 MTO와 비교 시 Patten Loading Effect가 없는 것을 알 수 있다.
또한, 그림12는 DRAM Metal Gate에서 기존의 실리콘 산화막 증착 시 높은 공정 온도에 의해 텅스텐(W)이 산화되어 문제를 가지고 있는 반면에, 초 저온의 ALD 실리콘 산화막의 적용 시 텅스텐이 산화되지 않는 것을 관찰 할 수 있다.
위와 같이 초 저온용 ALD 실리콘 산화막은 Thermal budget이 없고 ALD 특성을 잘 나타냄으로써 아래와 같은 분야에 폭 넓은 적용이 가능하다.
- DRAM 및 Logic 분야의 metal 산화없는 spacer 공정 분야
- 균일하며, porous 한 특성을 이용한 희생막 (Sacrificial layer) 공정 분야
- 낮은 증착 온도와 pattern loading effect 가 없는 특성을 이용한 각종 spacer 공정
- 높은 step cocerage와 낮은 증착 온도 특성을 이용한 각종 gap fill 공정 분야
- Photo Resist 상부에도 균일한 증착 가능한 특성을 이용한 mask 공정 분야
- DRAM 및 Logic 분야의 Nitride 보호막 공정 분야 등
● 회사 / 제품 소개
㈜무한(대표 신철호)은 1998년에 설립된 반도체 전공정 장비업체이며, 회사설립 이전부터 약 3년여에 걸친 연구개발을 통해 2000년 하반기에 Cluster ALD System인 ELFRA 7000TM Series를 개발 완료하여 국내 소자 업체인 삼성전자㈜와 하이닉스반도체㈜에 납품하여 양산용 ALD장비 및 Process에 대한 공동개발을 성공적인 수행하였으며, 최근 관련 장비의 국내 판매는 물론 해외로의 본격적인 시장진출을 눈앞에 두고 있다.
㈜무한의200mm & 300mm Semi-Batch ALD System인 ELFRA 7000TM Series 의 Process Module은 4장의 Wafer를 하나의 Chamber에서 동시에 처리할 수 있도록 설계되어 ALD의 단점인Throughput을 획기적으로 개선하였을 뿐 아니라, ALD 공정이 용이하도록 설계되어 기존 CVD에서 구현할 수 없었던 초미세박막 증착과 매우 깊은 Contact hole에서도98% 이상의 높은 Step-Coverage를 실현 가능하게 하였다. 또한 Process Volume최소화하여 Source 사용량 및 Footprint를 줄였을 뿐 아니라 고객의 요구사항에 신속 대응가능한 자체 개발 Software를 적용하여 신뢰성 검증을 완료하였다.
◆ ELFRA 7000TM 의 주요 특징
-. Semi-Batch Type Chamber ( 4 wafers)
-. High Throughput & Small Footprint
-. Excellent Step Coverage
-. Excellent Thickness Uniformity
- Easy Scale-up to 300mm Wafer Process
-. Low CoO
◆ ELFRA 7000TM (200m/300mm)의 주요 공정
-. ALD SiO2 Process
-. ALD Al2O3 Process
-. ALD HfO2 Process
-. ALD TiN Process
문의 : (주)무한
조병하 과장
Tel: 041-621-1600
E-mail: bhcho@moo-han.com
글 출처 : http://cafe140.daum.net/_c21_/bbs_read?grpid=epHH&emoticon=&mgrpid=&fldid=5bYp&dataid=&page=1&prev_page=0&firstbbsdepth=&lastbbsdepth=zzzzzzzzzzzzzzzzzzzzzzzzzzzzzz&content=N&contentval=00018zzzzzzzzzzzzzzzzzzzzzzzzz&espam71=&viewcount71=?dt71=&mode=&num=&pardataname=&parbbsdepth=&e_paruserid=&pardatatype=&parregdt=&move=&userlist=&issueregyn=&changerolecode=&comment_view=%B5%EE%B7%CF%B5%C8+%B4%F1%B1%DB%C0%CC+%BE%F8%BD%C0%B4%CF%B4%D9.+%B4%F1%B1%DB%C0%BB+%B5%EE%B7%CF%C7%D8+%C1%D6%BC%BC%BF%E4.+&emoticon=&nickname=&grpcode=&act=&seq=&return_url=&parseq=&comment=
자료 제공 : ㈜ 무 한
조 병 하
일반적으로 SiO2 박막은 실리콘과 가장 좋은 계면을 가지고 있고, 우수한 절연 성질이 있기 때문에 반도체에서 가장 많이 사용되어지는 박막 중 하나이다. 실리콘 산화막을 증착시키기 위한 기존 방법으로는 1000℃ 이상의 조건에서 실리콘을 산화 시켜서 만드는 Oxidation법과 CVD(Chemical Vapor Deposition), LPCVD(Low Pressure CVD), PECVD(Plasma Enhanced CVD) 등으로 나눌 수 있다.
실리콘을 산화 시켜서 만드는 Oxidation의 경우는 증착 온도가 매우 높아서 계면에서 확산이 일어나게 되고 이러한 확산이 소자의 전기적 성질을 열화 시킨다. 반면에, CVD, LPCVD, PECVD 등과 같은 방법은 비교적 낮은 온도에서도 우수한 필름의 특성을 얻을 수 있다. 그러나, 반도체 소자가 고 집적화 됨에 따라 반도체 소자를 구성하는 요소들 간의 단차가 커지고 그 결과 기존의 통상적인 CVD, LPCVD, PECVD 등의 방법으로는 한계에 이르게 되었다. 또한, 실리콘 기판상에 형성되는 실리콘 산화막의 두께가 패턴 로딩 효과(Patten Loading Effect)에 의해 기판상의 패턴 밀도가 달라지는 문제가 발생하게 된다.
이러한 문제를 충족시키기 위한 방법으로 원자층 형성 증착 방법(Atomic Layer Deposition, ALD)을 사용하여 실리콘 산화막을 증착 시키는 기술이 개발되어졌다.
초기의 ALD 공정을 이용한 실리콘 산화막은 SiCl4과 H2O의 반응으로 이루어졌고 다음의 반응 메커니즘을 가지고 있다.
(1) Si-OH* + SiCl4 → SiO-Si-Cl3* + HCl (SiCl4 half reaction)
(2) Si-Cl* +H2O → Si-OH* +HCl (H2O half reaction)
제 (1) 반응은 SiCl4 소스가 공급되어짐에 따라 표면의 수산화기와 반응하여 HCl 부산물이 발생하고, -SiCl3가 흡착되게 된다. SiCl4와 수산화기의 반응이 포화(Saturation)를 이루면, 과잉의 SiCl4는 더 이상 반응을 하지 않고(Self-limiting reaction ; 자기 제한적 반응), 표면에 SiCl3 화학종(Functional Group)이 존재하게 된다.
제 (1) 반응이 이루어진 후, 제 (2)반응 단계에서는 H2O 소스의 공급으로 SiCl3 표면 화화종과 반응하여 HCl 부산물이 발생하고, 수산화(-OH)기가 흡착되게 된다. H2O 와 SiCl3 표면 화학종과의 반응이 Saturation 되면, 과잉의 H2O는 더 이상 반응을 하지 않게 되고, 표면은 최초의 수산화기(-OH) 상태가 된다.
위의 과정을 반복하게 되면 원자층 형성 공정으로 실리콘 산화막을 얻을 수 있게 된다.
그러나 위의 반응 또한 다소 높은 온도(600K이상)와 긴 반응 시간이 필요하고, 많은 반응 소스가 필요함으로 실제적으로 소자에 적용하기에는 어려움이 많다.
이 후, 위의 방법의 단점을 개선하기 위해서 촉매를 사용하여 저온(200℃ 이하)에서 실리콘 산화막을 증착시킬 수 있는 공정이 개발되었다. (Jason W.Klaus, Colorado Univ., Science Vol.278)
반응물 공급시 촉매와 함께 공급하여 표면 반응의 efficiency를 높이는 공정으로 다음과 같이 나타낼 수 있다.
(3) Si-OH* + SiCl4 → SiO-Si-Cl3* + Py :H+Cl-,
(4) Si-Cl* +H2O → Si-OH* +Py :H+Cl-
위의 반응은 그림 1과 같이 촉매를 사용하여 공정 반응 에너지를 낮추어 필름을 증착하는 방식이다.
그림 1과 같은 반응은 낮은 온도에서 공정 할 수 있는 장점을 가지고 있지만, 증착 속도가 낮고 필름내의 수분으로 인하여 물성 열화를 초래하게 된다. 특히 증착시 SiCl4을 사용하는 경우에는 Si 원자가 기판의 표면의 OH기와 반응하면서 실리콘과 산소와의 단일 결합(single bonding)을 이루고 있으며, 반응에 참여하지 않는 Cl의 입체 장애로 인하여 packing density가 낮아지고, 그 결과 필름의 특성이 매우 열화된다.
따라서, 상기의 SiCl4 대신 HCD(Hexachlorodisilane)로 대체하여 그림 2와 같이 실리콘 산화막의 높은 packing density를 제공함으로써 증착 속도 및 막의 특성을 향상 시킬 수 있다. 또한 후속 공정인 Anneal을 통해 보다 향상된 막의 특성을 얻을 수 있다.
그림3은 HCD를 사용하여 실리콘 산화막을 증착할 수 있는 mechanism으로 보다 자세하게 설명하면 다음과 같다.
먼저 수산화기(OH-)가 흡착되어 있는 표면에 HCD 소스와 촉매를 공급하게되면 촉매는 표면에 흡착되어있는 수산화기를 활성화시킨다. 활성화된 수산화기는 HCD 소스와 반응하여 HCl 부산물이 발생하고, 기판 표면에 Si2Cl4 또는 Si2Cl5가 흡착하게 된다. HCD와 수산화기(OH-)의 반응이 포화되어지면, 더 이상의 반응은 이루어지지 않는 자기 제한적 반응을 하게 된다.
더 이상의 반응이 이루어지지 않으면, 잔류하는 소스와 부산물을 반응기 외부로 Pumping하거나 혹은 불활성 기체를 이용하여 Purge한다.
과잉의 HCD 소스와 부산물이 반응기 외부로 제거되어진 후에, H2O 소스와 촉매를 공급한다. 공급되어진 촉매는 표면에 흡착되어있는 Si2Cl4 또는 Si2Cl5를 활성화 시킨다. 활성화된 표면 흡착물은 H2O 소스와 반응하여 HCl 부산물이 발생되고, 표면에 수산화기(OH-)가 흡착하게 된다. H2O와 활성화된 표면 흡착물과의 반응이 포화되어지면, 더 이상의 반응은 이루어지지 않는다. 더 이상의 반응이 이루어지지 않으면, 잔류하는 소스와 부산물을 반응기 외부로 Pumping하거나 혹은 불활성 기체를 이용하여 Purge한다.
위의 과정을 한 사이클이라 하고, 사이클을 반복하여 박막의 두께를 제어하게 된다.
다음은 상기의 반응(그림3)을 통하여 얻은 기초 물성 및 ALD 특성의 결과이다.
그림4,5에서는 자기 제한적 특징을 나타내는 ALD mode를 linearity와 Saturation 그래프를 통해서 잘 설명해 주고 있다.. 또한 그림 6은 기존의 SiCl4와 HCD와의 온도별 비교 data로써 같은 온도에서 packing density에 의해 HCD source가 SiCl4 source에 비해 1.5배 이상 높은 증착 속도를 나타내는 것을 알 수 있다.
초 저온에서 증착되는 ALD 실리콘 산화막의 특징은 낮은 온도의 문제로 인하여 필름이 매우 porous하여, 후속 공정에서 Anneal을 통하여 dense한 실리콘 산화막을 형성한다. 그림 7은 anneal 전/후, Si source에 따른 박막의 density를 wet etch rate를 통하여 분석한 것이다. Anneal 후의 실리콘 산화막은 고온에서 증착된 박막 이상의 density를 보임으로써 박막의 특성이 향상된 것을 볼 수 있다.
다음 그림 8은 실리콘 산화막의 평탄도를 나타내었다. 기존에 사용되었던 실리콘 산화막과 비교시우수한 특성을 나타내었고, 그림 9는 실리콘 산화막의 불순물 정도를 측정한 AES결과이다. Chlorine 및 Carbon 함유량은 검출되지 않았다.
지금까지는 실리콘 산화막의 기초 분석 및 특성을 살펴 보았다. 다음은 이러한 실리콘 산화막을 소자에 적용한 결과로써 그림10은 Deep Trench Capacitor(A/R =60 : 1)에서 ALD 실리콘 산화막을 증착한 결과이다. 보는 바와 같이 98%이상의 계단 도포성(Step Coverage)을 나타내었다.
그림11은 ALD 특성을 잘 나타내어 주는 Patten Loading Effect에 대한 결과이다. 기존의 CVD 또는 MTO와 비교 시 Patten Loading Effect가 없는 것을 알 수 있다.
또한, 그림12는 DRAM Metal Gate에서 기존의 실리콘 산화막 증착 시 높은 공정 온도에 의해 텅스텐(W)이 산화되어 문제를 가지고 있는 반면에, 초 저온의 ALD 실리콘 산화막의 적용 시 텅스텐이 산화되지 않는 것을 관찰 할 수 있다.
위와 같이 초 저온용 ALD 실리콘 산화막은 Thermal budget이 없고 ALD 특성을 잘 나타냄으로써 아래와 같은 분야에 폭 넓은 적용이 가능하다.
- DRAM 및 Logic 분야의 metal 산화없는 spacer 공정 분야
- 균일하며, porous 한 특성을 이용한 희생막 (Sacrificial layer) 공정 분야
- 낮은 증착 온도와 pattern loading effect 가 없는 특성을 이용한 각종 spacer 공정
- 높은 step cocerage와 낮은 증착 온도 특성을 이용한 각종 gap fill 공정 분야
- Photo Resist 상부에도 균일한 증착 가능한 특성을 이용한 mask 공정 분야
- DRAM 및 Logic 분야의 Nitride 보호막 공정 분야 등
● 회사 / 제품 소개
㈜무한(대표 신철호)은 1998년에 설립된 반도체 전공정 장비업체이며, 회사설립 이전부터 약 3년여에 걸친 연구개발을 통해 2000년 하반기에 Cluster ALD System인 ELFRA 7000TM Series를 개발 완료하여 국내 소자 업체인 삼성전자㈜와 하이닉스반도체㈜에 납품하여 양산용 ALD장비 및 Process에 대한 공동개발을 성공적인 수행하였으며, 최근 관련 장비의 국내 판매는 물론 해외로의 본격적인 시장진출을 눈앞에 두고 있다.
㈜무한의200mm & 300mm Semi-Batch ALD System인 ELFRA 7000TM Series 의 Process Module은 4장의 Wafer를 하나의 Chamber에서 동시에 처리할 수 있도록 설계되어 ALD의 단점인Throughput을 획기적으로 개선하였을 뿐 아니라, ALD 공정이 용이하도록 설계되어 기존 CVD에서 구현할 수 없었던 초미세박막 증착과 매우 깊은 Contact hole에서도98% 이상의 높은 Step-Coverage를 실현 가능하게 하였다. 또한 Process Volume최소화하여 Source 사용량 및 Footprint를 줄였을 뿐 아니라 고객의 요구사항에 신속 대응가능한 자체 개발 Software를 적용하여 신뢰성 검증을 완료하였다.
◆ ELFRA 7000TM 의 주요 특징
-. Semi-Batch Type Chamber ( 4 wafers)
-. High Throughput & Small Footprint
-. Excellent Step Coverage
-. Excellent Thickness Uniformity
- Easy Scale-up to 300mm Wafer Process
-. Low CoO
◆ ELFRA 7000TM (200m/300mm)의 주요 공정
-. ALD SiO2 Process
-. ALD Al2O3 Process
-. ALD HfO2 Process
-. ALD TiN Process
문의 : (주)무한
조병하 과장
Tel: 041-621-1600
E-mail: bhcho@moo-han.com
글 출처 : http://cafe140.daum.net/_c21_/bbs_read?grpid=epHH&emoticon=&mgrpid=&fldid=5bYp&dataid=&page=1&prev_page=0&firstbbsdepth=&lastbbsdepth=zzzzzzzzzzzzzzzzzzzzzzzzzzzzzz&content=N&contentval=00018zzzzzzzzzzzzzzzzzzzzzzzzz&espam71=&viewcount71=?dt71=&mode=&num=&pardataname=&parbbsdepth=&e_paruserid=&pardatatype=&parregdt=&move=&userlist=&issueregyn=&changerolecode=&comment_view=%B5%EE%B7%CF%B5%C8+%B4%F1%B1%DB%C0%CC+%BE%F8%BD%C0%B4%CF%B4%D9.+%B4%F1%B1%DB%C0%BB+%B5%EE%B7%CF%C7%D8+%C1%D6%BC%BC%BF%E4.+&emoticon=&nickname=&grpcode=&act=&seq=&return_url=&parseq=&comment=
다음검색