HBM3E의 주요 특징
HBM3E는 HBM3의 개량판으로, 동일한 1024비트 인터페이스 폭을 유지하면서 핀당 데이터 전송 속도를 크게 끌어올린 것이 특징이다.1
JEDEC 기준으로 HBM3E는 핀당 최대 9.8 Gb/s 전송 속도를 지원하며, 한 스택당 최대 16개 다이를 3D로 적층할 수 있고, 최대 용량은 48 GB에 이른다(16 dies × 3 GB).1 이 구성에서 한 스택이 제공하는 이론적 최대 대역폭은 약 1,229 GB/s(= 1.2 TB/s)로 정의된다.1
제조사별로는 8‑Hi, 12‑Hi 등 다양한 적층 높이와 공정 노드, 소비전력 최적화 전략을 적용하며, 예를 들어 Micron은 8‑Hi HBM3E를 이미 엔비디아 Blackwell GPU와 함께 공급하고 있고, 12‑Hi 제품은 같은 전력에서 더 큰 용량과 성능을 제공한다고 밝히고 있다.2
HBM4의 주요 특징
HBM4는 2025년 4월 JEDEC에 의해 공식 규격으로 발표된 차세대 HBM 표준으로, 가장 큰 변화는 인터페이스 폭이 기존 1024비트에서 2048비트로 두 배가 되었다는 점이다.1
표준 스펙에서 HBM4는 32×64비트 채널 구성(합계 2048비트)을 사용하며, 핀당 최대 데이터 전송 속도는 8 Gb/s로 정의된다.1 핀 속도만 보면 HBM3E(9.8 Gb/s)보다 낮아 보이지만, 버스 폭이 두 배라서 전체 대역폭은 오히려 크게 증가한다.
HBM4는 한 스택당 최대 16개 다이, 다이당 4 GB를 기준으로 최대 64 GB 용량을 제공하며, 이론적 최대 대역폭은 2,048 GB/s(= 2.0 TB/s)를 지원하도록 설계되어 있다.1 이는 HBM3E 대비 용량과 대역폭 모두에서 세대적 도약이다.
구체적인 제품 구현 측면에서 Micron의 HBM4는 1β(5세대 10nm급) DRAM 공정을 사용하고, 스택당 16개 DRAM 다이와 2048비트 인터페이스, 6.4 GT/s 전송 속도 구성에서 최대 1.64 TB/s 수준의 대역폭을 제공하는 것으로 발표되어 있다.2 이는 JEDEC 최고치(8 Gb/s, 2.0 TB/s)를 모두 사용하지 않는, 실제품에 가까운 한 예로 볼 수 있다.
HBM3E vs HBM4: 핵심 사양 비교
아래는 JEDEC 기준 HBM3E와 HBM4의 주요 사양을 비교한 표이다.1
항목HBM3EHBM4
| 표준 발표 시기 | 2023년 5월경 (HBM3 개량판) | 2025년 4월 |
| 인터페이스 폭 | 16×64비트 = 1024비트 | 32×64비트 = 2048비트 |
| 최대 핀 속도 | 9.8 Gb/s | 8 Gb/s |
| 최대 다이 수/스택 | 16개 | 16개 |
| 기준 다이 용량 | 3 GB | 4 GB |
| 최대 용량/스택 | 48 GB (16×3 GB) | 64 GB (16×4 GB) |
| 최대 대역폭/스택 | 1,229 GB/s | 2,048 GB/s |
이 표만 놓고 보면 HBM4는 핀 속도는 낮지만, 인터페이스 폭을 두 배로 넓혀 전체 대역폭을 약 66%가량 끌어올렸고(1.23 TB/s → 2.05 TB/s), 스택당 최대 용량도 48 GB에서 64 GB로 약 33% 늘렸다.1
Micron의 최초 HBM4 구현 예시(6.4 GT/s, 2048비트, 1.64 TB/s)는 JEDEC 규격 범위 안에서 제조 공정, 전력, 수율 등을 고려해 밸런스를 맞춘 설계로 볼 수 있다.2 실제 제품에서는 클럭·전압·패키징 제약에 따라 JEDEC 이론 최대치보다 약간 낮은 값으로 출시되는 경우가 많다.
