By David C. Ahlgren and Basanth Jagannathan
실리콘 게르마늄(주의: 실제 발음은 ‘게르마늄’이 아님), 즉 SiGe은 최근 무
선 및 고성능 유선 통신 시장의 반도체 제조업계에 새로운 응용분야로 등장하고 있다.
일례로 1999년 후반기, Alcatel이 발표한 10Gbit/sec의 SONET 송수신기 – 고속 광통신 송신단 연결부 – 는
오직 IBM의 SiGe IC 기술로만 제작되었다(참고: 글쓴이들이 IBM SiGe 연구원들이다).
SiGe 제조능력을 보유한 제조 회사들이 전체 반도체 제조업 분야에서 작은 비중을 차지하고 있는 반면에,
아날로그 분야의 회사들은 이 돈벌이가 되는 사업분야에서의 점유율을 높이기 위해 갈수록 점점 더 독점적인 공정 기술을 연구하고 있다.
SiGe origins
5~10년 전, 무선 및 고성능 유선 통신 분야에서 갈륨비소(GaAs)와 Ⅲ-Ⅴ족 화합물 반도체 기술 사용이 증가하기 시작했다.
1992년엔 Watson 연구소의 십 수년 연구를 토대로 몇 명의 IBM 연구원들이 상업용 아날로그 SiGe 기술개발을 준비하였다.
이 기술적 도약에는 일반 Si을 Si 격자(lattice)에 Ge을 도핑(doping)시켜서 만든 이종(hetero) 접합 반도체 물질로의 전환이 전제되어 있었다.
여기엔 비록 공정상 해결해야 할 문제점들이 많았지만, 만약 성공한다면 이러한 전환은 전통적으로 Si 반도체 계열이 가지고 있는
원가절감이란 장점(그 외, 우수한 공정능력, 200mm Si 기판 제조능력, 낮은 결함 등)을 유지하는 동시에, Ⅲ-Ⅴ족 반도체들의 성능에 대적할 수 있게 된다.
The Si-SiGe HBT
Si 동종(homo) BJT(Bipolar Junction Transistor)에서 SiGe HBT
(Heterojunction Bipolar Transistor)1로의 변화는, 우선 모든 소자들의 절연화(isolation)를 마친 후 Si 기판(wafer) 위에 SiGe 혼합물을 epitaxy2 방법으로 결정성장 시킴으로써 이루어 진다.
우리는 기초 물리학을 통해 두 물질간의 원자크기가 다르면 필연적으로 격자 부정합(lattice mismatch)이란 결과를 가져오고, 이는 융합화(integrating) 시켜야 한다고 알고 있다.
어느 정도의 변형은 band gap을 줄이기 위해 필요하지만(이것이 바로 HBT의 성능을 향상시키는 근본적 원인이다), 결정결함을 발생시키거나 불안정한 SiGe 층이 되지 않도록 그 변형정도가 적어야 한다.
그 다음으로 중요한 것이 npn 트랜지스터의 base 영역을 일반 BJT에서 사용되어 지는 이온 주입(ion-implant) 방법대신 SiGe epitaxy 방법을 이용하여 붕소(boron) 도핑 된 base 영역으로 만들 수 있어야 한다는 것이다.
이 방법을 사용하면 얇은 base 층을 얻을 수 있으며, Gaussian 분포의 한계 및 implant-channeling3 현상으로부터 벗어날 수 있다.
이러한 전체적 효과는 기존 Si 소자의 성능보다 월등히 향상된 성능을 보여준다.
The SiGe fab
1996년 IBM의 Advanced Semiconductor Technology Center에서 만들어진 최초의 SiGe 상업용 공정을 통해, 최대 전력 이득 주파수가 65GHz인 HBT와 고성능 아날로그 IC 설계자들의 입맛에 맞는 다양한 능동·수동 소자들이 나왔다.
이러한 공정라인을 운영하는데 있어서, 가장 근본적으로 요구되는 적절한 운영비용 관리와 더불어 표준 CMOS 공정과 호환성 있는 SiGe 공정을 유지하는 것이 중요시 되었다.
초기 공정 개발 당시, 우리는 이러한 호환성이 고성능 HBT와 대규모 CMOS 디지털 회로용 ASIC CMOS 공정을 융합하여 BiCMOS4 회로용 SiGe HBT의 사용을 가능하게 만들 것이라고 예측하였고, 이는 GaAs기술로는 불가능했던 고집적의 길을 열게 될 것이라 생각했다.
SiGe BiCMOS 기술을 사용한 공정 순서는 SiGe epitxy base HBT를 만들기 때문에 일반 CMOS 공정과는 약간 다르다.
CMOS공정을 SiGe BiCMOS 공정으로 바꾸는데 드는 추가 비용은 대략 20% 이내이며, 이중엔 설계 시 유연성(flexibility)을 주는 고품질 수동 소자를 제공하기 위한 비용도 포함된다.
SiGe BiCMOS공정 순서 중에 SiGe에만 있는 공정인 SiGe epitaxy는 오직 non-CMOS 공정 장비를 필요로 한다.
SiGe epitaxial growth
소자성능을 향상시키기 위해서는 npn 소자 내의 base영역에 Ge을 도핑시킨 후 base영역을 성장시키는 것이 요구되기 때문에, epitaxial 성장 시 온도를 500℃ 이내로 낮춰야 한다.
우리가 사용한 Si와 SiGe 박막(film) 성장 용 LTE(Low-Temperature Epitaxy) 기술은 80년대 초 Bernard Meyerson이 사용한 UHV-CVD(UltraHigh-Vacuum Chemical Vapor Deposition) 방법에서 착안된 것이다.
오늘날 Balzers Process Systems and CVD Equipment Corp.는 IBM이 설계한 이 시스템을 토대로 최대 200mm Si 기판의 사용이 가능하도록 하였다.
간단히 요약하자면, 이 공정은 ultrahigh-vacuum chamber(≤10~11mbar) 안에 HF로 수소를 제거한 Si 기판들을 넣고서 시작한다.
일단 기판들이 UHV chamber 내에 들어가면 silane5을 통해 성장과정이 시작된다.
도핑 기체의 흐름, Ge의 분포, 그리고 붕소 도핑 정도의 정확한 조절을 통해 HBT의 base영역이 만들어진다.
IBM에서는 SiGe UHV-CVD LTE를 Burlington과 Hopewell Junction의 생산설비를 이용하여 꾸몄다.
IBM 설계를 토대로 만들어진 모든 LTE 장비들은 공통적으로 좋은 진공과 오염방지에 역점을 두었다.
이는 UHV 조건임에도 불구하고 장비의 고장이 적게 하면서 제조능력에 있어서는 생산성 있도록 만들었다.
IBM의 SiGe 생산 성공과 같이하여, 다른 SiGe epitaxial 증착(deposition) 방법들이 상업적인 용도로 나타났는데, MBE(Molecular Beam Epitaxy), LPCVD(Low Pressure Chemical Vapor Deposition), 그리고 RTCVD(Rapid Thermal Chemical Vapor Deposition) 방법 등이 바로 그것이다.
이런 시스템들이 상업적으로 가능하게 되었지만, 이와 관련된 장비 성능 시험결과나 이를 이용해 제작한 상업용 소자 특성에 관한 자료는 거의 없다.
Results and future
얇은 base 층을 정밀 제어하여 만든 epi-base 트랜지스터의 DC and AC 성능 측정 결과, Ⅲ-Ⅴ족 화합물 제품들의 평가 척도와 전혀 다른 전례 없는 성능 분포를 보였는데,
일례로 200mm 기판들 내에 제작된 매우 방대한 양의 HBT 소자들의 cutoff 주파수 측정 값들이 ±4%의 오차 분포를 가진다는 것이다.
4년의 SiGe 생산을 통해 chip 양품율(yield), 성능, 공정 제어 능력, 그리고 신뢰성(reliability) 등이 증명되었고 향상되어 왔다.
예를 들어, 트랜지스터 양품률은 4000개 HBT array 경우 평균 90% 이상, 신뢰성 검사에선 최소 HBT 소자의 동작시간이 100,000 시간을 넘김으로써 CMOS 및 ASIC CMOS 공정과 동등한 신뢰성 및 양품률을 갖게 되었다.
더 작고, 더 가볍고, 더 적은 전력 소모 제품들의 수요가 무선시장을 주도하면서 완전한 BiCMOS 기술이 요구되고 있다.
이 기술을 통해 점점 더 고집적화 될 수 있고, ASIC CMOS 디지털 설계와 HBT의 최신 아날로그 기능에 필요한 성능과 속도를 결합 시킬 수 있다.
IBM은 이제 제 3세대 SiGe 기술에 도달했는데 바로 0.40um와 0.25um 고성능 BiCMOS가 그것이다.
상업용 및 소비자 제품 전반에 걸친 새로운 세계적 반도체 기술이 나타나면, 그 기술은 매우 빠르게 진보되어 왔다.
예를 들자면 cellular 기지국 및 송수화기 무선 통신, 디지털 통신 교환기, 광 전송 및 수신 시스템, 그리고 최근 IBM에서 발표한 직접 변환 RF 구조의 SiGe front end를 사용한 GPS(Global Positioning Systems) 수신기와 같은 것 등이 포함된다.
또 다른 예로, Harris Semiconductor 사는 Si BiCMOS 기술을 IBM 사의 SiGe 기술로 전환하여 802.11 대역폭을 갖는 무선 LAN 카드를 만들었다.
이는 시스템의 chip 가격, chip 크기, 전력소모량을 반으로 줄이는 결과를 가져왔고, 무선 LAN 카드의 데이터 전송률을 550% 증가 시킴으로써 시스템 전체 데이터 전송률을 400% 증가 시켰다.
최근 SiGe 기술의 미래를 묻는 질문에, Meyerson은 이렇게 말했다.
“이 모든 제품들은 획기적인 진전을 가져왔다.
앞으로 3-5년 후, 전세계는 이동 통신용 global 시스템으로부터 고속 데이터 전송에 초점을 맞춘 code 분할 다중 접속 시스템으로 돌아설 것이다.
” 그의 답변은 2005년에 SiGe 기술을 이용한 chip이 18억불의 수입을 올릴 것이라는 Strategies Unlimited의 SiGe 보고서에 나온 전망을 인용한 것이다.
그는 덧붙여 다음과 같이 말했다.
“여러분들이 제품의 가치를 평가할 때, 아마도 대략 50-100억불을 말하고 있을 것이다. 나에겐 이것이 획기적인 진전이다.”
※ 참고 자료
1.HBT(Hetero-junction Bipolar Transistor)
BJT(Bipolar Junction Transistor)의 동작 속도를 높이기 위해선 보다 많은 양의 carrier(npn Tr.의 경우는 electron, pnp Tr.의 경우는 hole)를 보다 빨리 emitter 단자에서 base를 거쳐 collector 단자로 나오게 해야 한다.
순방향 전압이 인가된 Si npn BJT의 경우를 예를 들자면, emitter와 base 사이의 전위장벽(potential barrier)이 순방향 전압에 의해 낮아져서 emitter의 전자(electron)들이 base로 쉽게 넘어가게 되지만,
그와 동시에 낮아진 전위장벽을 통해 base로부터 emitter로 정공(hole)들 또한 쉽게 넘어오므로 결국 collector 전류의 양을 감소시키는 결과를 낳는다(IC = IE - IB).
이를 방지하기 위해선 emitter에서 전자들은 쉽게 base로 넘어가되 정공은 base에서 emitter로 넘어오지 못하게 해야 하는데, 가장 쉽게 생각할 수 있는 방법이 emitter의 도핑농도를 높이고 base의 도핑농도는 낮추는 것이다.
하지만 이 방법을 사용하면 base의 낮은 도핑농도는 base 저항값을 증가시키고, emitter의 높은 도핑농도는 접합 정전용량(junction capacitance)를 증가시키므로 결국 base를 통해 collector로 빠져나가는 전자의 속도를 감소시키는 문제가 생긴다.
이런 문제들을 해결하고자 제안된 소자가 바로 HBT이다. HBT는 emitter와 collector는 Si으로 만들고 base 영역은 화합물로 만든 구조인데, 일반 Si BJT와 다른 점은 순방향 전압을 가했을 경우 emitter와 base간의 전위장벽이 전자들은 쉽게 통과할 수 있도록 하고 정공들은 통과하지 못하게 만들어 진다는 것이다.
즉, Si과 화합물의 energy band gap 차가 각각 다름을 이용하여 전자들이 넘어야 할 전위장벽은 낮게, 정공들이 넘어야 할 전위장벽은 높게 만들어 놓음으로써 base 전류의 양을 줄이는 것이다.
또한 base의 도핑농도도 높일 수 있기 때문에 base 저항값이 작아져서 결과적으로 많은 양의 전류를 빠르게 collector로 통과 시키게 된다.
2.Epitaxy
Epitaxy란 공정 용어는 그 의미가 매우 광범위 하지만, 여기선 BJT의 base 영역을 만들 때 사용하는 VPE(Vapor-Phase Epitaxy) 방법만을 설명하겠다.
VPE 공정은 Si이 가지고 있는 격자 방향성과 단결정 성질을 이용하여 Si 기판과 똑같은 방향성을 가진 단결정 Si 층을 결정 성장 시키는 것을 말한다.
즉, chamber 내에서 기상(vapor-phase) 4염화실리콘(SiCl4)과 수소를 화학 반응시켜 방출된 Si 원자들이, 이미 일정한 방향성을 가지고 있는 기판표면에 기판과 똑같은 구조로 쌓여가면서 Si 단결정 층을 만드는 것이므로, 쉽게 생각하면 Si 기판 위에 또 하나의 Si 기판을 만드는 것이다.
다만 BJT의 base 영역을 만들 때에는 base 도핑을 위해 불순물의 양을 조절하여 chamber내에 넣게 된다. 그리하면 Si층이 쌓이면서 자연스럽게 불순물 원자도 쌓이게 되어 도핑된 Si층이 얻어진다.
3.Implant channeling
Ion implant 공정은 말 그대로 높은 energy를 가진 ion들을 기판에 강제적으로 주입시키는 방법이다.
따라서 energy가 높으면 높을수록 기판 표면으로부터 더 깊이 주입된다.
또한 implant 공정 후엔 반드시 annealing을 해주어야 하는데 그 이유는 주입 시 정렬된 기판 원자들과 충돌하여 결정 상태를 깨뜨리기 때문에 annealing을 통하여 기판의 원자들과 주입된 ion들을 재정돈 시켜야 한다.
Implant channeling 현상이란 앞서 주입된 ion이 기판으로 들어가면서 만들어 놓은 길에 뒤따라 주입된 ion이 들어가게 될 경우,
기판 원자들과의 충돌 없이 앞서 주입된 ion이 박혀있는 곳까지 들어가게 되고, 이 뒤따라 주입된 ion은 그곳에 도달하기 까지 energy 소모가 거의 없었으므로 앞서 주입된 ion보다 더 깊이 들어가게 되는 현상을 말한다.
즉, 원하는 깊이 보다 더 깊은 곳에 ion이 주입되게 되는 문제가 발생하게 되는 것이다.
4.BiCMOS
BiCMOS 회로란 BJT와 CMOS 회로를 함께 사용한 회로를 뜻한다.
일반적으로 Si 기판을 사용하여 회로를 구성할 경우 속도가 빠른 CMOS로 구현하는 경우가 대부분이다.
그런데 속도가 떨어지는 BJT를 사용하는 이유는 무엇일까? BJT의 가장 큰 특징 중 하나는 구동할 수 있는 전류의 값이 CMOS회로에 비해 월등히 크다는 것이다.
즉 fanout이 큰 회로의 경우 output 구동 전류가 커야 하는데 CMOS만으로는 구동이 불가능할 경우가 생길 수 있고, 이러한 문제를 보완하기 위해서 전체 chip 중 처리 속도가 빠르고 전력소모가 적어야 할 주 회로 부분은 CMOS 회로를 사용하고 chip의 output 쪽에 BJT를 붙여서 구동 능력을 키우는 방법이 나오게 되었다.
여기선 이 BJT를 SiGe HBT로 만듦으로써 구동 능력 뿐만 아니라 구동 속도도 향상 시킬 수 있다는 걸 설명하고 있다.
5.Silane (SiH4)
앞서 설명한 epitaxy 공정에서, 4염화실리콘(SiCl4) 대신 silane(SiH4)가 사용되기도 한다.
이를 이용하면 보다 낮은 온도에서 공정이 가능하며 기판에서 성장 중인 epitaxial 층으로 불순물의 이동이 감소된다는 이점이 있다.