TSMC의 2나노 웨이퍼 가격이 두 배로 상승할 것으로 알려지면서 IP/소재 기업에 수혜
TSMC가 대만 북부 신주에 있는 바오산 공장에서 2나노 칩의 시험 생산을 시작한 것으로 알려지면서 2025년 2나노 양산 일정은 순조롭게 진행되고 있다. 커머셜 타임즈(Commercial Times)의 보고서에 따르면 2나노 웨이퍼의 가격은 4/5나노에 비해 두 배가 될 것으로 예상되며, 이는 웨이퍼당 30,000달러를 초과할 수 있습니다.
인텔과 삼성전자의 첨단 노드의 수율이 상대적으로 낮다는 소문이 있지만, 2나노 웨이퍼의 가격 상승은 TSMC의 시장 독점력과 강력한 가격 결정력을 반영한다고 보고서는 지적했다.
이 보고서는 반도체 회사 소식통의 의견을 인용하여 팹이 첨단 공정에 막대한 투자를 해왔다고 밝혔습니다. 예를 들어, 3nm의 R&D 투자는 40억 달러를 초과할 수 있으며, 대만 IP 제공업체 및 재료 공급업체와 같은 TSMC 공급망의 주요 파트너가 중요한 역할을 할 수 있습니다.
한편, 보고서에서 인용한 IC 설계 회사의 경영진은 IC 설계의 관점에서도 고급 노드의 R&D 비용이 여전히 높다고 밝혔습니다. 예를 들어, 28nm의 개발 비용은 약 5천만 달러인 반면 16nm의 경우 1억 달러의 투자가 필요할 수 있습니다. 5나노 산업의 경우 IP 라이선싱, 소프트웨어 검증, 설계 아키텍처에 대한 지출을 고려하면 R&D 비용이 5억 5천만 달러로 급증했습니다.
보고서에 따르면 파운드리는 훨씬 더 많은 투자를 했으며, 연구 기관은 3nm에 대한 R&D 비용이 40억 달러에서 50억 달러에 이를 것으로 추정하고 있습니다. 또한 3nm 팹을 건설하는 데는 최소 150억 달러에서 200억 달러의 비용이 들 것으로 예상됩니다. 이러한 모든 요인은 고급 노드에서 웨이퍼의 높은 가격으로 이어질 수 있습니다.
따라서 파운드리의 경우 차세대 노드 개발에는 막대한 노력이 필요하며 장비, 소프트웨어(IP 및 EDA 도구 포함), 재료의 세 가지 핵심 부문에서 파트너의 지원이 필요하다고 보고서는 지적합니다. 파운드리에서 제품을 검증하면 공급업체는 일반적으로 장기적인 파트너십을 확보할 수 있습니다.
보고서에 따르면 2025년 2나노 시장이 출시됨에 따라 TSMC의 주요 공급업체는 폭발적인 이익 성장을 보일 것으로 예상된다. 보고서에 따르면 대만의 IP 회사인 M31은 이미 스마트폰과 고성능 컴퓨팅을 위한 2nm 플랫폼을 지원하는 IP를 개발했습니다. 마찬가지로 eMemory는 2nm 개발을 위해 주요 파운드리와 협력하고 있다고 밝혔습니다.
한편, 2나노 공정은 더 얇은 웨이퍼가 필요하기 때문에 키닉(Kinik), 피닉스 실리콘 인터내셔널(Phoenix Silicon International Corp.) 등 대만에 본사를 둔 소재 회사들이 다이아몬드 디스크 및 재생 웨이퍼 시장에 진출하고 있다.
보고서에 따르면 재생 웨이퍼의 경우 2nm의 시장 가치는 28nm의 약 4.6배입니다. 또한 고급 공정에서 더미 웨이퍼의 수도 증가하여 더 많은 부피와 더 높은 평균 가격을 가진 공급업체에 도움이 될 것입니다.